• 正在加载中...
  • Libero

    Libero 集成设计环境 (IDE) 是Actel针对其所有FPGA设计的一套完备的软件工具套件。

    编辑摘要

    目录

    开发软件/Libero 编辑

    Libero 集成设计环境 (IDE) 是Actel针对其所有FPGA设计的一套完备的软件工具套件。Libero IDE能快速有效地管理整个设计流程,从设计、综合和仿真,到基础规划、布局布线、时序约束和分析、功率分析以及程序文件生成。Libero的第二代智能设计工具SmartDesign为轻松创建完整的、基于简单和复杂处理器的系统级芯片 (SoC) 设计提供了有效的方法。要了解有关SmartDesign的更多信息,请访问SmartDesign 网页 (英文)。

    Libero IDE针对Actel的低功耗 Flash FPGA系列产品 (包括IGLOO、ProASIC3L及低功耗FPGA系列的最新成员 IGLOO PLUS) 提供全面的功率优化和分析工具。

    Libero IDE 提供来自Mentor Graphics、SynaptiCAD和 Synplicity等领先EDA厂商的最新及最佳FPGA开发工具。这些工具与Actel开发的工具相结合,可让用户快速轻松地管理Actel FPGA设计。Libero IDE具有直观的用户界面及功能强大的设计管理器,可引导用户完成设计过程、组织设计文件及实现不同开发工具间的无缝衔接交换。

    软件特点/Libero 编辑

    功能强大的 项目和设计流程管理整套集成设计输入工具和设计方法:SmartDesign 图形化SoC设计生成功能,能够自动抽象出HDL代码内核目录和配置功能HDL和HDL模板"用户定义构件"生成功能,实现设计重用ViewDraw原理图捕捉工具Actel 提供的各种单元库Synplify/Synplify Pro AE综合工具全面优化 Actel FPGA器件的性能和面积利用率Synplify DSP AE在Simulink环境中实现高层DSP优化测试平台生成功能,包括通过WaveFormer Lite AE实现模拟激励。还可用SynaptiCad的高级模拟激励功能ModelSim VHDL或Verilog代码综合和布局后的行为仿真功能Designer工具提供的物理设计实现、基础规划、物理约束以及布局功能时序和功率驱动的布局布线针对时序约束管理和分析的SmartTime环境SmartPower针对实际或"假设"应用场景提供全面的功率分析具有与FlashPro和Silicon Sculptor编程软件的接口针对Actel闪存设计的Identify AE调试软件针对Actel反熔丝设计的Silicon Explorer调试软件 支持Windows和Linux操作系统。

    添加视频 | 添加图册相关影像

    互动百科的词条(含所附图片)系由网友上传,如果涉嫌侵权,请与客服联系,我们将按照法律之相关规定及时进行处理。未经许可,禁止商业网站等复制、抓取本站内容;合理使用者,请注明来源于www.baike.com。

    登录后使用互动百科的服务,将会得到个性化的提示和帮助,还有机会和专业认证智愿者沟通。

    互动百科用户登录注册
    此词条还可添加  信息模块
    编辑摘要

    WIKI热度

    1. 编辑次数:5次 历史版本
    2. 参与编辑人数:5
    3. 最近更新时间:2019-04-23 18:23:47

    贡献光荣榜

    更多

    相关词条